[Past project] AE64000 파이프라인의 고성능화 및 Branch Prediction 연구 (시스템집적반도체기반기술 개발사업(반도체 개발 사업) 2001.7.1~2003.6.30)

AE64000 파이프라인의 고성능화 및 Branch Prediction 연구
(시스템집적반도체기반기술 개발사업(반도체 개발 사업) 2001.7.1~2003.6.30)

  본 연구실에서는 시스템기반기술 개발사업(반도체 개발사업) "고성능 64bit Embedded CPU Core개발" 연구과제 4차 년도로 AE64000의 성능향상을 위한 연구를 수행중이다. AE64000은 (주)에이디칩스에서 High-Performance Embedded System을 목표로 개발 중에 있는 64bit Microprocessor이다. 64bit embedded processor로서 64bit의 data 및 address bus, 64bit ALU, 5 stage의 Pipeline으로 설계되어 있다. 0.35 micron 공정으로 50MHz의 operating clock을 예상하고 있다.

  다양한 내장형 시스템 중 현 시점에서 수요가 특히 폭증하는 분야는 가전 분야와 데이터 및 음성 통신 분야이다 이러한 분야는 몇 가지 방향에서 고성능, 대용량의 처리 능력이 요구된다. 우선 사용자가 원하는 최적화 된 시스템을 제공하기 위해 사용자의 요구사항을 가능한 한 많이 동시에 만족시키는 방향으로 제품이 개발되고 있다. 또한 가전제품이 정보기기라는 이름으로 확장,변용 되는 추세에 있으며 PDA·휴대폰·셋톱박스·디지털TV·게임 기기 등 다양하고 새로운 형태로 발달하기 시작했다. 그리고, 인터넷의 급속한 확산이 내장형 시스템에까지 영향을 미쳐 다양한 정보 기기들이 인터넷과 네트워크에 연동되는 추세에 있으며 이는 고성능 시스템의 수요를 폭증하게 만드는 배경이 되었다. 또한 내장형 시스템에서 고품질 멀티미디어 데이터의 실시간 처리가 요구되기 시작했으며,이러한 사용자 요구 사양의 증가는 PC등에 쓰이던 고급 운영체제를 내장형 시스템에서 구현하도록 요구함으로써 더욱 높은 성능의 내장형 시스템을 필요로 하게 되었다  정보·통신·가전 산업이 발달함에 따라 내장형 시스템(Embedded System, 이하 내장형 시스템)의 수요는 늘어나고 있다. 2000년, 전 세계적으로 50억대에 달했던 내장형 시스템은 오는 2002년 73억대로 예상되고 있다. 2000년도에 전 세계적으로 보급된 PC가 10억대 미만이라는 점과 비교하면 내장형 시스템 시장의 유망함을 알 수 있다. 세계적인 반도체 시장조사기관인 데이터퀘스트의 자료에 따르면 내장형 시스템 시장 중, 하나의 칩에 CPU·메모리·DSP·트랜지스터·로직IC·파워디바이스 등을 집적시킨 System on Chip (SoC) 만을 보더라도 전 세계 SoC 시장규모가 2002년 내에 한해 200억 달러를 넘어설 것으로 보고 있으며 내장형 시스템을 위한 프로세서로 개발된 RISC 프로세서의 경우, 세계시장 규모가 98년의 35억 달러에서 매년 40% 성장해 올해에는 63억 달러의 거대시장이 형성될 것으로 추정된다.

  이러한 새로운 내장형 응용 시스템의 증가는 64비트 급의 고성능 내장형 마이크로프로세서를 요구하는 단계에까지 이르렀고 국내 내장형 시스템의 시장 규모도 세계추세에 못지 않은 활성화를 보이고 있지만 이에 상응하는 국내 프로세서 기술은 아직 걸음마 단계에 있다. 특히 단순 제어 용도의 프로세서가 아닌 고성능 내장형 64bit 프로세서의 생산은 전무한 상황이라 현재로서는 내장형 어플리케이션 개발을 함에 있어 전량 수입에 의존하고 있으며 내장형 프로세서의 특성상 프로세서 뿐 아니라 그에 맞는 개발 도구와 운영체제마저 동시에 수입하는 부담을 안고 있다.이러한 국내외적인 흐름에 따라 고성능 64bit 프로세서 설계/제작 기술의 확보가 무엇보다 먼저 요구되고 있다.

  AE64000의 성능을 향상시키기 위해, embedded system이라는 것을 고려하여 정량적 분석을 통해 Branch Predictor를 추가하였을 때 가능한 성능 향상과 이에 따른 하드웨어 비용을 분석하여 EISC 64000에 요구되는 Optimized Branch Predictor를 설계하고 또한 EISC Microarchitecture에 끼치는 영향은 무엇인지 분석한다.

또한 현재의 5 stage-pipeline의 각 단계별 지연 시간과 병목성을 조사하여 Pipeline의 stage 를 분할함으로써 Clock Speed를 증가시키고, 수행 가능한 instruction 수를 증가시킴으로써 AE64000의 High Performance를 구현한다